Logic Synthesis and Verification Algorithms
- Indbinding:
- Hardback
- Sideantal:
- 564
- Udgivet:
- 30. juni 1996
- Udgave:
- 1996
- Størrelse:
- 254x178x35 mm.
- Vægt:
- 1254 g.
- Ukendt - mangler pt..
Normalpris
Abonnementspris
- Rabat på køb af fysiske bøger
- 1 valgfrit digitalt ugeblad
- 20 timers lytning og læsning
- Adgang til 70.000+ titler
- Ingen binding
Abonnementet koster 75 kr./md.
Ingen binding og kan opsiges når som helst.
- 1 valgfrit digitalt ugeblad
- 20 timers lytning og læsning
- Adgang til 70.000+ titler
- Ingen binding
Abonnementet koster 75 kr./md.
Ingen binding og kan opsiges når som helst.
Beskrivelse af Logic Synthesis and Verification Algorithms
Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).
Brugerbedømmelser af Logic Synthesis and Verification Algorithms
Giv din bedømmelse
For at bedømme denne bog, skal du være logget ind.Andre købte også..
Find lignende bøger
Bogen Logic Synthesis and Verification Algorithms findes i følgende kategorier:
© 2024 Pling BØGER Registered company number: DK43351621