Hierarchical Modeling for VLSI Circuit Testing
- Indbinding:
- Hardback
- Sideantal:
- 160
- Udgivet:
- 31. december 1989
- Udgave:
- 1990
- Størrelse:
- 234x156x11 mm.
- Vægt:
- 940 g.
- 8-11 hverdage.
- 9. december 2024
Normalpris
Abonnementspris
- Rabat på køb af fysiske bøger
- 1 valgfrit digitalt ugeblad
- 20 timers lytning og læsning
- Adgang til 70.000+ titler
- Ingen binding
Abonnementet koster 75 kr./md.
Ingen binding og kan opsiges når som helst.
- 1 valgfrit digitalt ugeblad
- 20 timers lytning og læsning
- Adgang til 70.000+ titler
- Ingen binding
Abonnementet koster 75 kr./md.
Ingen binding og kan opsiges når som helst.
Beskrivelse af Hierarchical Modeling for VLSI Circuit Testing
To match this high-level circuit model, we introduce a high-level bus fault that, in effect, replaces a large number of SSL faults and allows them to be tested in parallel.
Brugerbedømmelser af Hierarchical Modeling for VLSI Circuit Testing
Giv din bedømmelse
For at bedømme denne bog, skal du være logget ind.Andre købte også..
Find lignende bøger
Bogen Hierarchical Modeling for VLSI Circuit Testing findes i følgende kategorier:
© 2024 Pling BØGER Registered company number: DK43351621